Vectores de Interrupciones
El ATMEGA328P dispone de 31 vectores de interrupción, cada uno con una dirección de programa fija en la tabla de vectores. Cuando se produce un evento de interrupción, el procesador salta automáticamente a la dirección correspondiente para ejecutar la rutina de servicio (ISR). Los primeros 14 vectores cubren el reset del sistema, las interrupciones externas INT0–INT2, las interrupciones por cambio de pin PCINT0–PCINT3, el Watchdog Timer y las fuentes del Timer2 y Timer1.
Timer0 — Diagrama de bloques
El diagrama de bloques del Timer0 muestra la arquitectura interna del módulo: la lógica de control del reloj con el pre escalador, el registro contador TCNT0, las unidades comparadoras con OCR0A y OCR0B, y las salidas OC0A/OC0B, (PD5/PD6). Comprender esta arquitectura es clave para configurar correctamente el timer en cualquier modo de operación.
Timer0 — Señales de reloj y prescaler
El Timer0 puede recibir su señal de reloj desde dos fuentes: el oscilador interno a través del prescaler, o una señal externa aplicada al pin T0. El prescaler divide la frecuencia del reloj del sistema (fclk) por factores de 1, 8, 64, 256 o 1024, permitiendo ajustar la resolución temporal del timer.
Timer0 — Modo Normal
El Modo Normal (WGM02:0 = 0) es el modo de operación más simple del Timer0. El contador avanza siempre en dirección ascendente desde 0x00 hasta 0xFF sin ningún mecanismo de reinicio automático intermedio.
Comportamiento del desbordamiento
Al superar su valor máximo de 8 bits (TOP = 0xFF), el contador se reinicia automáticamente desde 0x00. En ese momento, la bandera de desbordamiento TOV0 se activa, pudiendo generar una interrupción si está habilitada.
Escritura directa en TCNT0
El registro TCNT0 es de lectura y escritura, por lo que es posible precargar un valor inicial en cualquier instante. Esto permite calibrar o ajustar las temporizaciones de forma precisa, compensando errores de temporización acumulativos.
Timer0 — Modo CTC: diagramas de temporización
Los siguientes diagramas muestran la evolución del registro TCNT0 en el modo CTC y la señal resultante en el pin OC0A. El contador sube linealmente hasta alcanzar el valor de OCR0A, en cuyo momento se produce el reinicio y, si se ha configurado el modo toggle, la salida OC0A cambia de estado.
Timer0 — CTC: salida de onda en modo Toggle
Para generar una forma de onda de salida en modo CTC, el pin OC0n (donde n puede ser A o B) puede invertir su nivel lógico cada vez que se produce una coincidencia de comparación. Esto se consigue configurando los bits de modo de comparación de salida a modo toggle (COM0x1:0 = 1).
El resultado es una señal cuadrada cuya frecuencia depende del valor de OCR0A, del pre escalador y del reloj del sistema. La frecuencia de la señal en OC0A se calcula como:
donde N es el factor del pre escalador. Esta fórmula es fundamental para calcular el valor correcto de OCR0A para una frecuencia de salida deseada.
Timer0 — Modo Fast PWM
El modo Fast PWM (WGM02:0 = 3) utiliza una rampa de pendiente única para generar señales PWM a la máxima frecuencia posible con un timer de 8 bits. El contador se incrementa desde BOTTOM (0x00) hasta MAX (0xFF) y luego se reinicia desde BOTTOM, generando una onda PWM con período fijo.
Ventaja: alta frecuencia
Al ser de pendiente única, el Fast PWM completa un ciclo completo en 256 ticks de reloj (dividido por el prescaler N), ofreciendo la mayor frecuencia de PWM posible en el Timer0.
Fórmula de frecuencia
Timer0 — Control del Duty Cycle en Fast PWM
En el modo Fast PWM, el Timer0 siempre cuenta de 0 a 255, lo que significa que el período (y por ende la frecuencia) de la señal PWM es constante. Esta es la principal limitación frente al modo de fase correcta. Sin embargo, modificando el valor del registro OCR0A es posible controlar el duty cycle de la onda PWM en tiempo real.
Timer0 — Registros de Control TCCR0A y TCCR0B
Los registros TCCR0A y TCCR0B (Timer/Counter Control Registers) son los registros de configuración principales del Timer0. En ellos se configuran los bits COM0x (modo de salida comparada), los bits WGM0x (modo de generación de onda) y los bits CS0x (selección de reloj/prescaler).
Cuando se configura el Timer0 en modo no-PWM y se desea sacar la señal por el pin OC0n, es necesario configurar dicho pin como salida en el registro de dirección de datos correspondiente (DDRx).
Timer0 — Registros TCNT0, OCR0A, OCR0B y TIMSK0
Además de los registros de control, el Timer0 utiliza otros registros para su operación: el registro de conteo TCNT0, los registros de comparación OCR0A y OCR0B, el registro de interrupciones TIMSK0 y el registro de flags TIFR0. La correcta configuración de todos ellos es indispensable para el funcionamiento del timer.
Timers — Modo de Generación de Formas de Onda
La tabla de Waveform Generation Mode (WGM) resume todos los modos de operación disponibles para el Timer0, junto con los valores de TOP, la fuente de actualización del registro OCRx y el comportamiento de los flags de interrupción. Esta tabla es la referencia esencial al configurar el timer.
Timers — Registro TCCR0B y bit FOC0n
El registro TCCR0B contiene los bits de selección de reloj (CS0x) y los bits de forzado de comparación de salida (FOC0n). El bit FOC0n es un bit de solo escritura que, cuando se activa, fuerza una comparación inmediata en el canal correspondiente sin esperar a que TCNT0 alcance OCR0n.
Timers — Registros TIMSK0, TIFR0 y prescaler
El registro TIMSK0 (Timer/Counter Interrupt Mask Register 0) habilita o deshabilita individualmente cada una de las tres fuentes de interrupción del Timer0: desbordamiento (TOIE0), comparación A (OCIE0A) y comparación B (OCIE0B). El registro TIFR0 contiene los flags de interrupción correspondientes.
Ejercicio 1 — Señal de 2 kHz por OC0A (Modo CTC)
Se desea generar una señal cuadrada de 2 kHz que salga por el pin OC0A (PB3) del ATMEGA164P, utilizando el Timer0 en modo CTC con toggle de salida. Con un reloj del sistema de 8 MHz y prescaler de 8, el valor de OCR0A se calcula:
Ejercicio 2 — Señal de 100 Hz por PB0 (Modo CTC con ISR)
Se desea generar una señal de 100 Hz que salga por el pin PB0, usando el Timer0 en modo CTC y atendiendo la interrupción por comparación para conmutar el pin manualmente. Al no usar el pin OC0A directamente, la salida se gestiona por software dentro de la ISR.
Ejercicio 3 — Interrupción por Overflow del Timer0 (Parte 1)
Este ejercicio muestra cómo utilizar la interrupción por desbordamiento (TOV0) del Timer0. Cuando el contador TCNT0 pasa de 0xFF a 0x00, se genera la interrupción que salta al vector $0x24 del mapa de vectores del ATMEGA164P, etiquetado como TIM0_OVF.
Ejercicio 3 — Interrupción por Overflow del Timer0 (Parte 2)
La segunda parte del ejercicio de overflow amplía el programa con la implementación de la sección de inicialización y la ISR completa. Se configura el Timer0 en modo Normal con el prescaler seleccionado, se habilita la interrupción de desbordamiento en TIMSK0 y se activan las interrupciones globales con la instrucción sei.
Timers — ATMEGA328P