Estructura Interna de los Microcontroladores

Los microcontroladores se clasifican según el número de instrucciones que manejan y la forma en que acceden a la memoria. Comprender estas diferencias es clave para elegir la arquitectura adecuada en cada diseño embebido.

Volver
Clasificación por Conjunto de Instrucciones

La primera clasificación de los microcontroladores atiende al repertorio de instrucciones de máquina disponible en el procesador.

CISC

Complex Instruction Set Computer

Dispone de más de 80 instrucciones de máquina, algunas sofisticadas y potentes.

RISC

Reduced Instruction Set Computer

Repertorio muy reducido. Las instrucciones son simples y se ejecutan en un solo ciclo de máquina.

MISC

Minimal Instruction Computer

Conjunto de instrucciones mínimo, orientado a la máxima simplicidad y eficiencia.

Clasificación por Acceso a Memoria

La segunda clasificación atiende a cómo el procesador accede a la memoria. Existen dos modelos fundamentales que definen la organización del bus y los espacios de almacenamiento.

Von Neumann

Modelo de memoria unificada: programas y datos comparten el mismo espacio y bus.

Harvard

Modelo de memoria separada: espacios y buses independientes para datos y programa.

Arquitectura Von Neumann

En la arquitectura Von Neumann existe un único espacio de memoria donde se almacenan tanto programas como datos, tal como ocurre en las arquitecturas típicas de PC. Utiliza un solo bus de datos y direcciones, y el ancho de la palabra de datos y de programa es igual.

Es la arquitectura tradicional de computadores. El tamaño de la unidad de datos o instrucciones está fijado por el ancho del bus de memoria.

Simplicidad

Un único bus y espacio de memoria facilita el diseño del sistema.

Uniforme

Igual ancho de palabra para datos e instrucciones.

Versátil

Ampliamente adoptada en computadores de propósito general.

Diagrama Von Neumann
Cómo funciona

La CPU se comunica con la Memoria de programa y datos a través de:

  • Bus de Direcciones de 16 bits (CPU → Memoria)
  • Bus de Datos de 8 bits (bidireccional)

Un único bus limita la velocidad: no se puede buscar una instrucción si no ha finalizado la transferencia anterior.

Limitaciones de Von Neumann en el Microprocesador
1
Accesos múltiples

Para acceder a un dato o instrucción de más de 8 bits, el procesador debe realizar más de un acceso a memoria.

2
Cuello de botella

El bus compartido impide la ejecución paralela de búsqueda de instrucciones y transferencia de datos.

Arquitectura Harvard

En la arquitectura Harvard existen dos espacios de memoria independientes: uno para el programa y otro para los datos. Cada espacio dispone de su propio bus de datos y direcciones, y el ancho de la palabra de datos y de programa puede ser distinto.

Prestaciones

Mayor velocidad al operar con buses independientes simultáneamente.

Memoria optimizada

Cada espacio de memoria se dimensiona según sus necesidades reales.

Compacto*

Diseño eficiente ideal para microcontroladores embebidos.

Diagrama de Arquitectura Harvard
Buses independientes

CPU ↔ Memoria de programa:

  • Bus de direcciones: 14 bits
  • Bus de datos: 12 bits

CPU ↔ Memoria de datos:

  • Bus de direcciones: 10 bits
  • Bus de datos: 8 bits
Desventaja de la Arquitectura Harvard

Esta limitación implica mayor complejidad en el conjunto de instrucciones del microprocesador cuando se necesita leer datos constantes desde la memoria de programa, algo que en Von Neumann se realiza de forma transparente al compartir el mismo espacio.